Power Supply Selective Mapping for Accurate Timing Analysis

Il contenuto (Full text) non è disponibile all'interno di questo archivio. Spedisci una richiesta all'autore per una copia del documento
Tipo di pubblicazione: Articolo in atti di convegno
Tipologia MIUR: Contributo in Atti di Convegno (Proceeding) > Contributo in atti di convegno
Titolo: Power Supply Selective Mapping for Accurate Timing Analysis
Autori: Graziano M.; C. Forzan; D. Pandini
Autori di ateneo:
Intervallo pagine: pp. 267-276
Titolo del periodico: LECTURE NOTES IN COMPUTER SCIENCE
Tipo di referee: Esperti anonimi
Editore: Springer
ISBN: 9783540290131
ISSN: 0302-9743
Volume: 3728
Titolo del convegno: Integrated Circuit and System Design. Power and Timing Modeling, Optimization and Simulation
Luogo dell'evento: Leuven, Belgio
Data dell'evento: September 2005
Abstract: In Deep Sub-Micron technologies post-layout timing analysis has become the most critical phase in the verification of large System-on-Chip (SoC) designs with several power-hungry blocks. The impact of coupling capacitances has been adequately analyzed, and modern signal integrity analysis tools can effectively consider the crosstalk-induced delay. However, an increasingly important factor that can introduce a severe performance loss is the power supply noise. As technology advances into the nanometer regime, the operating frequencies increase, and clock gating has emerged as an effective technique to limit the power consumption in block-based designs. As a consequence, the amplitude of the supply voltage fluctuations has reached values where techniques to include the effect of power supply noise into timing analysis based on linear models are no longer adequate, and the non-linear dependence of cell delay from supply voltage must be considered. In this work we present a practical methodology that accurately takes into account the power supply noise effects in static timing analysis, which can be seamlessly included into an industrial sign-off design flow. The experimental results obtained from the timing verification of an industrial SoC design have demonstrated the effectiveness of our approach
Data: 2005
Status: Pubblicato
Lingua della pubblicazione:
Parole chiave:
Dipartimenti (originale): DELEN - Dipartimento di Elettronica
Dipartimenti: DET - Dipartimento di Elettronica e Telecomunicazioni
URL correlate:
Area disciplinare: Area 09 - Ingegneria industriale e dell'informazione > ELETTRONICA
Data di deposito: 27 Feb 2009 04:04
Data ultima modifica (IRIS): 08 Feb 2015 04:13:44
Data inserimento (PORTO): 09 Feb 2015 01:05
Numero Identificativo (DOI): 10.1007/11556930_28
Permalink: http://porto.polito.it/id/eprint/1930595
Link resolver URL: Link resolver link
Citazioni:

Il campo presenta il numero di citazioni presenti sulle banche dati Scopus e Web of Science e permette di accedere ai relativi record. Visualizza inoltre il link al record presente su Google Scholar.

Possono verificarsi discrepanze rispetto ai dati presenti sulle banche dati per i seguenti motivi:

  • Differenze tra i dati riportati su IRIS e quelli presenti nelle banche dati.
  • Il numero di citazioni riportate su PORTO viene estratto mensilmente. Il dato citazionale presente sulle singole banche dati è aggiornato in tempo reale
  • Il numero di citazioni per WoS viene calcolato sulla base delle collezioni in abbonamento (Science citation index Expanded e Conference Proceedings Citation Index)

Per informazioni o segnalazioni contattare scrivia/porto

+
-

Azioni (richiesto il login)

Visualizza il documento (riservato amministratori) Visualizza il documento (riservato amministratori)