Archivio Istituzionale della RicercaOn the Optimal Reconfiguration Times for TMR Circuits on SRAM based FPGAs / Sterpone, Luca; Ullah, Anees. - ELETTRONICO. - (2013), pp. 9-14. (Intervento presentato al convegno IEEE AHS tenutosi a Torino nel June 2013).
On the Optimal Reconfiguration Times for TMR Circuits on SRAM based FPGAs
STERPONE, Luca;ULLAH, ANEES
2013
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/2508692
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo