Aggiornamento Repository Istituzionale e dismissione di PORTO.

Interleaving in Systolic-Arrays: a Throughput Breakthrough

Tipo di pubblicazione: Articolo su rivista
Tipologia MIUR: Contributo su Rivista > Articolo in rivista
Titolo: Interleaving in Systolic-Arrays: a Throughput Breakthrough
Autori: G. Causapruno; M. Vacca; M. Graziano; M. Zamboni
Autori di ateneo:
Titolo del periodico: IEEE TRANSACTIONS ON COMPUTERS
Tipo di referee: Esperti anonimi
Editore: IEEE - INST ELECTRICAL ELECTRONICS ENGINEERS INC
Volume: 64
Numero: 7
Intervallo pagine: pp. 1940-1953
Numero di pagine: 14
ISSN: 0018-9340
Abstract: In past years the most common way to improve computers performance was to increase the clock frequency. In recent years this approach suffered the limits of technology scaling, therefore computers architectures are shifting toward the direction of parallel computing to further improve circuits performance. Not only GPU based architectures are spreading in consideration, but also Systolic Arrays are particularly suited for certain classes of algorithms. An important point in favor of Systolic Arrays is that, due to the regularity of their circuit layout, they are appealing when applied to many emerging and very promising technologies, like Quantum-dot Cellular Automata and nanoarrays based on Silicon NanoWire or on Carbon nanotube Field Effect Transistors. In this work we present a systematic method to improve Systolic Arrays performance exploiting Pipelining and Input Data Interleaving. We tackle the problem from a theoretical point of view first, and then we apply it to both CMOS technology and emerging technologies. On CMOS we demonstrate that it is possible to vastly improve the overall throughput of the circuit. By applying this technique to emerging technologies we show that it is possible to overcome some of their limitations greatly improving the throughput, making a considerable step forward toward the post-CMOS era
Data: 2015
Status: Pubblicato
Lingua della pubblicazione: Inglese
Parole chiave: throughput, synchronization, pipeline processing, clocks, cmos technology, cmos integrated circuits, arrays
Dipartimenti (originale): DET - Dipartimento di Elettronica e Telecomunicazioni
Dipartimenti: DET - Dipartimento di Elettronica e Telecomunicazioni
URL correlate:
Area disciplinare: Area 09 - Ingegneria industriale e dell'informazione > ELETTRONICA
Data di deposito: 10 Dic 2015 18:35
Data ultima modifica (IRIS): 02 Mag 2016 09:51:44
Data inserimento (PORTO): 05 Mag 2016 07:36
Numero Identificativo (DOI): 10.1109/TC.2014.2346208
Permalink: http://porto.polito.it/id/eprint/2562945
Link resolver URL: Link resolver link
Citazioni:

Il campo presenta il numero di citazioni presenti sulle banche dati Scopus e Web of Science e permette di accedere ai relativi record. Visualizza inoltre il link al record presente su Google Scholar.

Possono verificarsi discrepanze rispetto ai dati presenti sulle banche dati per i seguenti motivi:

  • Differenze tra i dati riportati su IRIS e quelli presenti nelle banche dati.
  • Il numero di citazioni riportate su PORTO viene estratto mensilmente. Il dato citazionale presente sulle singole banche dati è aggiornato in tempo reale
  • Il numero di citazioni per WoS viene calcolato sulla base delle collezioni in abbonamento (Science citation index Expanded e Conference Proceedings Citation Index)

Per informazioni o segnalazioni contattare scrivia/porto

+
-

Allegati

[img]
Preview
PDF (TCOMPU_systolic.pdf) - Preprint
Accesso al documento: Visibile (Ad accesso aperto)
Licenza: Pubblico - Tutti i diritti riservati.

Download (1801Kb (1845088 bytes)) | Preview

Azioni (richiesto il login)

Visualizza il documento (riservato amministratori) Visualizza il documento (riservato amministratori)

Statistiche sul Download degli allegati

Altre statistiche su questa pubblicazione...